(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-191697 (P2004-191697A)

(43) 公開日 平成16年7月8日 (2004.7.8)

(51) Int.C1.7	-	FI		テーマコード(参考)
G09G	3/36	G09G	3/36	2H092
G02F	1/133	GO2F	1/133	520 2H093
G02F	1/1345	GO2F	1/1345	5C006
GO9G	3/20	G09G	3/20	612G 5C080
		G09G	3/20	623A
		未 求請査審	清求 請求	「項の数 11 OL (全 16 頁) 最終頁に続く
(21) 出願番号 (22) 出願日		特願2002-360190 (P2002-360190) 平成14年12月12日 (2002.12.12)	(71) 出願人	人 000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号
			(71) 44-111 k	
			(74) 代理 <i>]</i> 	八 100000258
			(72) 発明者	
-			(12))6-91	東京都品川区北品川6丁目7番35号 ソ ニー株式会社内
•			 (72) 発明者	** ** **
			(12) 76-91	東京都品川区北品川6丁目7番35号 ソ ニー株式会社内
-		•	(72) 発明者	者 木田 芳利
				東京都品川区北品川6丁目7番35号 ソ ニー株式会社内
		·		最終頁に続く

(54) 【発明の名称】液晶表示装置およびその制御方法、ならびに携帯端末


(57)【要約】

【課題】パネル外に外部基板や外部駆動 I Cが存在すると、システム全体の小型化および低コスト化の妨げになる。

【解決手段】表示部12と同一のガラス基板11上に、水平ドライバ16および垂直ドライバ17に加えて、インターフェース回路13、タイミングジェネレータ14、基準電圧ドライバ15、CSドライバ18、VCOMドライバ19および電位設定回路20などの周辺の駆動回路を搭載し、外部から表示リセットコントロールパルスPCIが与えられたときは、画素に所定の電位を書き込むと同時に、CS電位およびVCOM電位を画素電位と同電位に設定し、当該同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行い、電源ON/OFF時の画像の乱れを防止する。

【選択図】

図1



【特許請求の範囲】

'【請求項1】

透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、

前記表示部の各画素に対して表示信号を供給するとともに、電源ON/OFF時には前記表示信号に代えて所定の電位を選択して供給する切り替え手段と、

前記透明絶縁基板上に前記表示部と共に形成され、前記画素の対向電極側に各画素共通に 与えるコモン電位を生成する電位生成手段と、

前記透明絶縁基板外に設けられ、前記電位生成手段から出力される前記コモン電位にDC オフセットを付与して前記画素の対向電極側に各画素共通に与える電位調整手段と、

前記透明絶縁基板上に前記表示部と共に搭載され、電源ON/OFF時には前記電位調整 手段の出力電位を前記所定の電位とほぼ同電位に制御する電位制御手段と

を備えたことを特徴とする液晶表示装置。

【請求項2】

前記切り替え手段は、電源ON時において前記透明絶縁基板の外部から与えられる表示リセットコントロール信号がアクティブ状態のときおよびアクティブ状態から非アクティブ状態に移行してから所定の期間前記所定の電位を選択し、

前記電位制御手段は、前記表示リセットコントロール信号がアクティブ状態から非アクティブ状態に移行するタイミングで前記電位調整手段の出力電位を前記DCオフセット分に相当する電位にする

ことを特徴とする請求項1記載の液晶表示装置。

【請求項3】

前記表示リセットコントロール信号がアクティブ状態のときに前記電位調整手段への電源 供給を遮断する手段をさらに備える

ことを特徴とする請求項2記載の液晶表示装置。

【請求項4】

前記切り替え手段は、電源ON/OFF時には前記電位生成手段の出力電位を選択することを特徴とする請求項1記載の液晶表示装置。

【請求項5】

前記電位生成手段の出力電位は、前記画素の液晶セルの対向電極に与える電位または保持容量の対向電極側の電極に与える電位である

ことを特徴とする請求項4記載の液晶表示装置。

【請求項6】

前記電位生成手段の出力電位は一定周期で極性が反転する

ことを特徴とする請求項5記載の液晶表示装置。

【請求項7】

画素がマトリクス状に配置されてなる表示部と、前記画素の対向電極側に各画素共通に与えるコモン電位を生成する電位生成手段とを同一の透明絶縁基板上に形成し、前記電位生成手段から出力される前記コモン電位に D C オフセットを付与して前記画素の対向電極側に各画素共通に与える電位調整手段を前記透明絶縁基板外に設けてなる液晶表示装置において、

電源ONに際して、先ず電源を投入し、続いて前記透明絶縁基板上の回路の状態を初期化し、その後一定期間前記表示部の各画素に対して所定の電位を書き込むとともに、前記電位調整手段の出力電位を前記所定の電位とほぼ同電位に制御し、

電源OFFに際して、先ず一定期間前記表示部の各画素に対して所定の電位を書き込むとともに、前記電位調整手段の出力電位を前記所定の電位とほぼ同電位に制御し、その後に電源を遮断する

ことを特徴とする液晶表示装置の制御方法。

【請求項8】

電源ON時において、前記透明絶縁基板の外部から与えられる表示リセットコントロール信号がアクティブ状態のときおよびアクティブ状態から非アクティブ状態に移行してから

20

30

40

.50

所定期間前記所定の電位を選択するとともに、前記表示リセットコントロール信号がアク ティブ状態から非アクティブ状態に移行するタイミングで前記電位調整手段の出力電位を 前記DCオフセット分に相当する電位にする

ことを特徴とする請求項7記載の液晶表示装置の制御方法。

【請求項9】

透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、

前記表示部の各画素に対して表示信号を供給するとともに、電源ON/OFF時には前記表示信号に代えて所定の電位を選択して供給する切り替え手段と、

前記透明絶縁基板上に前記表示部と共に形成され、前記画素の対向電極側に各画素共通に与えるコモン電位を生成する電位生成手段と、

前記透明絶縁基板外に設けられ、前記電位生成手段から出力される前記コモン電位にDC オフセットを付与して前記画素の対向電極側に各画素共通に与える電位調整手段と、

前記透明絶縁基板上に前記表示部と共に搭載され、電源ON/OFF時には前記電位調整手段の出力電位を前記所定の電位とほぼ同電位に制御する電位制御手段とを備えた液晶表示装置を画面表示部として搭載した

ことを特徴とする携帯端末。

【請求項10】

前記切り替え手段は、電源ON時において前記透明絶縁基板の外部から与えられる表示リセットコントロール信号がアクティブ状態のときおよびアクティブ状態から非アクティブ状態に移行してから所定の期間前記所定の電位を選択し、

前記電位制御手段は、前記表示リセットコントロール信号がアクティブ状態から非アクティブ状態に移行するタイミングで前記電位調整手段の出力電位を前記DCオフセット分に相当する電位にする

ことを特徴とする請求項9記載の携帯端末。

【請求項11】

スタンバイモードを有する携帯端末において、

スタンバイモードに入るとき/解除するときに、前記切換手段は前記表示部の各画素に対して前記所定の電位を供給し、前記電位制御手段は前記電位調整手段の出力電位を前記所定の電位とほぼ同電位に制御する

ことを特徴とする請求項9記載の携帯端末。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、液晶表示装置およびその制御方法、ならびに携帯端末に関し、特に画素がマトリクス状に配置されてなる表示部と共にその周辺の駆動回路が同じ透明絶縁基板上に一体的に形成されたいわゆる駆動回路一体型液晶表示装置およびその電源 O N / O F F 時の制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末に関する。

[0002]

【従来の技術】

液晶表示装置では、電源ON(投入)や電源OFF(遮断)時に表示画面が乱れる場合がある。この表示画面の乱れ、特に電源OFF時の残像を防止するために、従来は、電源スイッチがOFFされると、表示画面を白色表示に切り換えてから電源をOFFすることにより、電源OFF時における表示画面の残像を速やかに消去するようにしている(例えば、特許公報1参照)。また、電源OFF時に先ず黒画面を表示させ、その後に最終的に電源をOFFすることにより、表示画面に不規則な残像現象が生じるのを防止するようにもしている(例えば、特許公報2参照)。

[0003]

【特許文献1】

特 開 2 0 0 0 - 1 6 3 0 2 5 号 公 報

【特許文献2】

10

20

30

特開2001-249320号公報

[0004]

これらの従来技術では、電源 O F F 時に表示画面を白表示または黒表示にするために、画素がマトリクス状に配置されてなる表示パネルに対してその外部より白データ、または黒データを入力するとともに、画素の液晶容量の対向電極に画素間で共通に与える V C O M 電位および保持容量の対向電極側の電極に共通に与える C S 電位を低レベルにするドライバを、外部基板上もしくは外部駆動 I C 上に搭載するようにしていた。以下に、これら従来技術に係る液晶表示装置の概要について、その構成を模式的に示した図 6 を用いて説明する。

[0005]

図6において、ガラス基板101上には、多数の画素がマトリクス状に配置されてなる表示部102が形成され、さらにその下側には表示部102の各画素に表示データを書き込む水平ドライバ103が形成されている。なお、図示していないが、表示部102の横には垂直ドライバが配置されることになる。このガラス基板101に対して、フレキシブルケーブル(基板)104を介して外部基板105が電気的に接続されている。

[0006]

外部基板105には、タイミングジェネレータ(TG)106、VCOMドライバ107、CSドライバ108等が搭載されている。タイミングジェネレータ106は、セット側グラフィックコントローラから与えられるマスタークロックMCK、垂直同期信号Vsync、水平同期信号Hsync等の基準信号に基づいて各種のタイミング信号を発生し、フレキシブルケーブル104を介して水平ドライバ103や垂直ドライバに供給するとともに、電源ON/OFF時には白データ(または、黒データ)を発生して水平ドライバ103に供給する。

[0007]

VCOMドライバ107は、タイミングジェネレータ106から与えられるタイミング信号に同期してVCOM電位を発生し、フレキシブルケーブル104を介して画素の液晶容量の対向電極に対して全画素共通に印加する。CSドライバ108は、タイミングジェネレータ106から与えられるタイミング信号に同期してCS電位を発生し、フレキシブルケーブル104を介して画素の保持容量の対向電極側端子に対して全画素共通に印加する。VCOMドライバ107およびCSドライバ108は、電源ON/OFF時にはVCOM電位およびCS電位を低レベルに設定する。

[0008]

【発明が解決しようとする課題】

上述したように、従来技術に係る液晶表示装置では、電源ON/OFF時の画像の乱れを防止するに当たって、セットとの間に白データ(または、黒データ)を出力するための回路と、VCOM電位およびCS電位を低レベルにするための回路とを外部基板105(もしくは、外部駆動IC)上に搭載していた。したがって、表示システムとしては、ガラス基板101の他に外部基板105を設けるとともに、当該外部基板15上にタイミングジェネレータ106、VCOMドライバ107、CSドライバ108等を作り込む工程が必要になるため、システム全体の小型化および低コスト化の妨げになっていた。

[0009]

本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、システム全体の小型化および低コスト化を可能とした上で、電源 ON時に画像の乱れなく表示開始できるとともに、電源 OFF時に残像なしで表示を消すことが可能な液晶表示装置およびその制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末を提供することにある。

[0010]

【課題を解決するための手段】

本発明による液晶表示装置は、透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、前記表示部の各画素に対して表示信号を供給するとともに、電源ON/OFF時

10

20

30

40

に は 前 記 表 示 信 号 に 代 え て 所 定 の 電 位 を 選 択 し て 供 給 す る 切 り 替 え 手 段 と 、 前 記 透 明 絶 縁 基板上に前記表示部と共に形成され、前記画素の対向電極側に各画素共通に与えるコモン 電位を生成する電位生成手段と、前記透明絶縁基板外に設けられ、前記電位生成手段から 出力される前記コモン電位にDCオフセットを付与して前記画素の対向電極側に各画素共 通に与える電位調整手段と、前記透明絶縁基板上に前記表示部と共に搭載され、電源ON <u> / OFF時には前記電位調整手段の出力電位を前記所定の電位とほぼ同電位に制御する電</u> 位制御手段とを備えている。ここで、コモン電位とは、液晶セルの対向電極に与える電位 および保持容量の対向電極側の電極に与える電位を言うものとする。かかる構成の液晶表 示装置は、PDA (Personal Digital Assistants)や携帯電話機に代表される携帯端末に 、その画面表示部として搭載されて用いられる。

[0011]

上記構成の液晶表示装置またはこれを画面表示部として搭載した携帯端末において、電源 ONに際して、先ず電源を投入し、続いて透明絶縁基板上の回路の状態を初期化し、その 後 ― 定 期 間 表 示 部 の 各 画 素 に 対 し て 所 定 の 電 位 を 書 き 込 む と と も に 、 電 位 調 整 手 段 の 出 力 電位を当該所定の電位とほぼ同電位に制御して画素の対向電極側に与える。これにより、 電源投入後一定期間に亘ってノーマリホワイト型では白表示(ノーマリブラック型では黒 表示)が行われる。その結果、電源ON時に画像の乱れなく画表示を開始できる。また、 電源OFFに際して、先ず一定期間表示部の各画素に対して所定の電位を書き込むととも に、電位調整手段の出力電位を当該所定の電位とほぼ同電位に制御して画素の対向電極側 に与える。これにより、電源遮断前に一定期間に亘って白表示(または、黒表示)が行わ れる。その結果、電源OFF時に残像をなくすことができる。

20

10

[0012]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

[0013]

図1は、本発明の一実施形態に係る液晶表示装置の構成例を示すプロック図である。図1 において、透明絶縁基板、例えばガラス基板11上には、画素がマトリクス状に配置され てなる表示部(画素部)12が形成されている。ガラス基板11は、もう一枚のガラス基 板と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネル (LCDパネル)を構成している。

30

[0014]

表示部12における各画素の構成の一例を図2に示す。マトリクス状に配置された画素5 Oの各々は、画素トランジスタであるTFT(Thin Film Transistor;薄膜トランジスタ) 5 1 と、この T F T 5 1 の ド レ イ ン 電 極 に 画 素 電 極 が 接 続 さ れ た 液 晶 セ ル 5 2 と 、 T F T 51のドレイン電極に一方の電極が接続された保持容量53とを有する構成となっている 。ここで、液晶セル52は、画素電極とこれに対向して形成される対向電極との間で発生 する液晶容量を意味する。

[0015]

この画素構造において、TFT51はゲート電極がゲート線(走査線)54に接続され、 ソース電極がデータ線(信号線)55に接続されている。液晶セル52は対向電極がVC O M 線 5 6 に対して各画素共通に接続されている。そして、液晶セル 5 2 の対向電極には 、 V C O M 線 5 6 を介してコモン電圧 V C O M (V C O M 電位) が各画素共通に与えられ る。保持容量53は他方の電極(対向電極側の端子)がCS線57に対して各画素共通に 接続されている。

40

[0016]

ここで、1H(Hは水平期間)反転駆動または1F(Fはフィールド期間)反転駆動を行 う場合は、各画素に書き込まれる表示信号は、VCOM電位を基準として極性反転を行う ことになる。また、VCOM電位の極性を一定周期、例えば1H周期または1F周期で反 転させるコモン反転駆動(以下、「VCOM反転駆動」と記す)を1H反転駆動または1 F反転駆動と併用する場合には、CS線57に与えられるCS電位の極性もVCOM電位

に同期して反転する。ただし、本実施形態に係る液晶表示装置は、VCOM反転駆動に限られるものではない。なお、VCOM電位とCS電位とはほぼ同振幅(電位)でかつ同位相であり、本明細書においては、便宜上、これらをコモン電位と総称するものとする。

 $[0\ 0\ 1\ 7\]$

再び図1において、表示部12と同じガラス基板11上には、例えば、表示部12の左側にインターフェース(IF)回路13、タイミングジェネレータ(TG)14および基準電圧ドライバ15が、表示部12の上側に水平ドライバ16が、表示部12の右側に垂直ドライバ17が、表示部12の下側に電位生成手段であるCSドライバ18およびVCOMドライバ19、さらには電位制御回路20がそれぞれ搭載されている。これらの回路は、表示部12の画素トランジスタと共に、低温ポリシリコンあるいはCG(Continuous Grain;連続粒界結晶)シリコンを用いて作製される。

10

[0.018]

上記構成の液晶表示装置において、ガラス基板11に対して、低電圧振幅(例えば、3.3 V振幅)のマスタークロックMCK、水平同期パルスHsync、垂直同期パルスVsync、R(赤)G(緑)B(青)パラレル入力の表示データData、表示リセットコントロールパルスPCIおよびロジックリセットパルスRESETなどがフレキシブルケーブル(基板)21を介して外部から入力され、インターフェース回路13において高電圧振幅(例えば、6.0 V)にレベルシフト(レベル変換)される。ここで、表示リセットコントロールパルスPCIは、後述する表示リセット動作を制御するための信号であり、低レベル状態がアクティブ状態となる。ロジックリセットパルスRESETは、ガラス基板11上に形成された駆動回路内のフリップフロップなどのロジック回路をリセット(初期化)するための信号である。

20

[0019]

レベルシフトされたマスタークロックMCK、水平同期パルスHsyncおよび垂直同期パルスVsyncは、タイミングジェネレータ14に供給される。タイミングジェネレータ14は、マスタークロックMCK、水平同期パルスHsyncおよび垂直同期パルスVsyncに基づいて基準電圧ドライバ15、水平ドライバ16および垂直ドライバ17の駆動に必要な各種のタイミングパルスを生成する。レベルシフトされた表示データDataは、水平ドライバ16に供給される。レベルシフトされた表示リセットコントロールパルスPCIは、水平ドライバ16、CSドライバ18、VCOMドライバ19および電位制御回路20にそれぞれ供給される。

30

[0020]

水平ドライバ16は、例えば、水平シフトレジスタ161、データサンプリングラッチ回路162、DA(デジタルーアナログ)変換回路(DAC)163およびSig/CS出力切り替え回路164を有する構成となっている。水平シフトレジスタ161は、タイミングジェネレータ14から供給される水平スタートパルスHSTに応答してシフト動作を開始し、同じくタイミングジェネレータ14から供給される水平クロックパルスHCKに同期して1水平期間に順次転送していくサンプリングパルスを生成する。

40

[0021]

データサンプリングラッチ回路162は、水平シフトレジスタ161で生成されたサンプリングパルスに同期して、インターフェース回路13から出力される表示データDataを1水平期間で順次サンプリングしラッチする。このラッチされた1ライン分のデジタルデータはさらに、水平ブランキング期間にラインメモリ(図示せず)に移される。そして、この1ライン分のデジタルデータは、DA変換回路163でアナログ表示信号に変換される。DA変換回路163は、例えば、基準電圧ドライバ15から与えられる階調数分の基準電圧の中から、デジタルデータに対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型DA変換回路の構成となっている。

[0022]

D A 変換回路 1 6 3 から出力される 1 ライン分のアナログ表示信号 S i g は、 S i g / C S 出力切り替え回路 1 6 4 に与えられる。 S i g / C S 出力切り替え回路 1 6 4 にはさら

20

40

50

に、CSドライバ18で生成されるCS電位が与えられる。Sig/CS出力切り替え回路164は、インターフェース回路13から出力される表示リセットコントロールパルスPCIが低レベルの期間および高レベルに遷移したタイミングから所定の期間(例えば、数垂直期間)ではCS電位を選択して出力し、それ以外の表示リセットコントロールパルスPCIが高レベルの期間ではアナログ表示信号Sigを選択して出力する。Sig/CS出力切り替え回路164から出力されるアナログ表示信号SigまたはCS電位は、表示部12の水平方向画素数nに対応して配線されたデータ線55-1~55-nに出力される。

[0023]

垂直ドライバ17は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ17において、垂直シフトレジスタは、タイミングジェネレータ14から供給される垂直スタートパルスVSTに応答してシフト動作を開始し、同じくタイミングジェネレータ14から供給される垂直クロックパルスVCKに同期して1垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、表示部12の垂直方向画素数mに対応して配線されたゲート線54-1~54-mにゲートバッファを通して順次出力される。

[0024]

この垂直ドライバ17による垂直走査により、走査パルスがゲート線54-1~54-mに順次出力されると、表示部12の各画素が行(ライン)単位で順に選択される。そして、この選択された1ライン分の画素に対して、Sig/CS出力切り替え回路164から出力される1ライン分のアナログ表示信号Sigがデータ線55-1~55- n を経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、1画面分の画表示が行われる。

[0025]

CSドライバ18は、先述したCS電位を生成し、図2のCS線57を介して保持容量53の他方の電極に対して各画素共通に与えるとともに、Sig/CS出力切り替え回路164に供給する。CSドライバ18は、インターフェース回路13から出力される表示リセットコントロールパルスPCIが低レベルのときは、CS電位を所定の電位(例えば、0V)に設定し、VCOM反転駆動の場合には、表示リセットコントロールパルスPCIが低レベルから高レベルに遷移するタイミングで、CS電位を所定の電位から交流反転に切り換える。この交流反転では、表示信号の振幅を例えば0-3.3Vとすると、CS電位は低レベルを0V(グランドレベル)、高レベルを3.3VとしてVCOM電位に同期して反転動作を繰り返す。

[0026]

VCOMドライバ19は、先述したVCOM電位を生成するとともに、インターフェース 回路13から出力される表示リセットコントロールパルスPCIが低レベルのときは、当該VCOM電位を低レベル(OV)に設定する。VCOMドライバ19から出力されるVCOM電位は、フレキシブルケーブル21を介して一度ガラス基板11の外部に出力される。この基板外に出力されたVCOM電位はVCOM調整回路22を経由した後、フレキシブルケーブル21を介して再びガラス基板11内に入力され、図2のVCOM線56を介して液晶セル52の対向電極に対して各画素共通に与えられる。

[0027]

ここで、VCOM電位とCS電位とは、ほぼ同振幅(電位)でかつ同位相の交流電圧である。ただし、実際には、図2において、データ線54からTFT51を通して液晶セル52の画素電極に信号を書き込む際に、寄生容量などに起因してTFT51で電圧降下が生じることから、VCOM電位として、その電圧降下分だけあらかじめDCシフトした交流電圧を用いる必要がある。このVCOM電位のDCシフトをVCOM調整回路22が担う

[0028]

VCOM調整回路22は、一例として、VCOM電位を入力とするコンデンサCと、この

20

30

40

50

コンデンサ C の出力端に一端が接続された抵抗 R と、コンデンサ C の出力端とグランドとで間に接続された可変抵抗 V R とから構成され、液晶セル 5 2 の対向電極に与える V C O M電位の D C レベルを調整する、即ち V C O M電位に対して D C オフセットを付与する作用をなす。 D C オフセット分については、可変抵抗 V R によって任意に調整可能である。この V C O M 調整回路 2 2 には、ガラス基板 1 1 上に形成され、抵抗 R の他端とパネル内部の電源 V C C との間に接続されたスイッチ S Wを介して電源が選択的に供給されるようになっている。スイッチ S W は、インターフェース回路 1 3 から出力される表示リセットコントロールパルス P C I が低レベルのときに O F F (開)状態になり、高レベルのときO N (閉)状態になる。

[0029]

電位制御回路20は、インターフェース回路13から出力される表示リセットコントロールパルスPCIが低レベルのときには、VCOM調整回路22の出力電位、即ちVCOM調整回路22でDCオフセットが付与されたVCOM電位を強制的に低レベル(OV)にするとともに、表示リセットコントロールパルスPCIが低レベルから高レベルに遷移したときにはその遷移タイミングでVCOM調整回路22の出力電位を強制的に当該VCOM調整回路22でのDCオフセット分に相当する電位にする。

[0030]

次に、上記構成の液晶表示装置において、電源ON/OFF時の回路動作について説明する。

[0031]

電源ONの際に、外部から与えられる表示リセットコントロールパルスPCIが低レベル状態(アクティブ状態)にあると、CSドライバ18がCS電位を所定の電位、例えば低レベル(OV)に設定するとともに、電位制御回路20がVCOM調整回路22の出力電位、即ち当該VCOM調整回路22でDCオフセットが付与されたVCOM電位を強制的に低レベル(OV)にする一方、Sig/CS出力切り替え回路164がCSドライバ18から供給される低レベルのCS電位を選択してデータ線55-1~55-nに出力することで、表示リセット動作を行うようにする。このとき、ガラス基板11上のスイッチSWがOFF状態になるため、VCOM調整回路22への電源供給が遮断される。

[0032]

この表示リセット動作により、垂直ドライバ17による垂直走査によって選択された行の各画素については、図2において、CS電位(本例では、OV)がTFT51を介して液晶セル52および保持容量53の画素電極側に印加されると同時に、対向電極側にはVCOM線56およびCS線57を介してCS電位およびVCOM電位(共にOV)がそれぞれ印加される。このとき、液晶セル52の両電極が同電位となるため、液晶セル52には電界が印加されない。液晶セル52に電界が印加されないと、液晶分子の配列が変化しないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。

[0033]

また、表示リセットコントロールパルスPCIの低レベル状態から高レベル状態(非アクティブ状態)へ遷移するタイミングから所定の期間(例えば、数垂直期間)では、Sig/CS出力切り替え回路164は引き続き、CSドライバ18から供給されるCS電位を選択してデータ線55-1~55-nに出力する。VCOM反転駆動の場合、データ線55-1~55-nには所定の電位のCS電位ではなく交流反転のCS電位が供給され、当該CS電位が液晶セル52および保持容量53の画素電極側に印加されることになる。

[0034]

このとき、スイッチSWがON状態になるため、VCOM調整回路22への電源供給が開始される。しかし、VCOM調整回路22では、コンデンサCにCRの時定数によって充電が行われ、その充電に時間を要することになるため、VCOMドライバ19から出力されるVCOM電位に対して即座に所望のDCオフセットを付与することができない。そのために、電位制御回路20は、表示リセットコントロールパルスPCIの低レベルから高レベルへの遷移タイミングで、VCOM調整回路22の出力電位を強制的に当該VCOM

20

30

40

調整回路22でのDCオフセット分に相当する電位にする。

[0035]

この電位制御回路20によるVCOM調整回路22の出力電位の制御により、当該VCOM調整回路22にコンデンサCが存在したとしても、その充電を瞬時に行うことができるため、液晶セル52の画素電極に交流反転のCS電位が印加されるのと同時に、VCOMドライバ19から出力されるVCOM電位に対して所望のDCオフセットが付与され、液晶セル52および保持容量53の対向電極側に印加される。

[0.036]

このとき、CS電位とVCOM電位とがほぼ同振幅、同位相であることから、液晶セル52の両電極が同電位となり、液晶セル52には電界が印加されないため、表示リセットコントロールパルスPCIが低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルスPCIの高レベルへの遷移タイミングから当該表示リセット期間でのリセット動作とは別の動作によって再びノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。

[0037]

また、表示リセットコントロールパルスPCIの高レベルへの遷移タイミングで電位制御回路20がVCOM調整回路22の出力電位を、当該VCOM調整回路22でのDCオフセット分に相当する電位に設定する期間としては、コンデンサCの充電が完了するのに要する時間、例えば1垂直期間程度の時間が設定される。このように、VCOM調整回路22の出力電位を電位制御回路20によって制御する、具体的には電位制御回路20からVCOM調整回路22でのDCオフセット分に相当する電位を与えることにより、コンデンサCの充電が瞬時に行われることになる。

[0038]

そして、コンデンサ C の充電が完了した後は、 V C O M 調整回路 2 2 によって本来の D C オフセットの付与が行われる。その結果、表示リセットコントロールパルス P C I が低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルス P C I の高レベルへの遷移タイミングから所定の期間に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。所定の期間が経過すると、 S i g / C S 出力切り替え回路 1 6 4 は C S 電位に代えて表示信号を選択してデータ線 5 5 - 1 ~ 5 5 - n に出力する。これにより、表示信号に応じた実際の画表示が開始される。

[0039]

上述したように、本実施形態に係る液晶表示装置では、表示部 1 2 と同一のパネル(ガラス基板 1 1)上に、水平ドライバ 1 6 および垂直ドライバ 1 7 に加えて、インターフェース回路 1 3、タイミングジェネレータ 1 4、基準電圧ドライバ 1 5、 C S ドライバ 1 8、 V C O M ドライバ 1 9 および電位制御回路 2 0 などの周辺の駆動回路を搭載したことにより、全駆動回路一体型の表示パネルを構成でき、外部に別の基板や I C、トランジスタ回路を設ける必要がないため、システム全体の小型化および低コスト化が可能になる。

[0040]

また、外部から与えられる表示リセットコントロールパルスPCIがアクティブ状態となる表示リセット期間では、画素に所定の電位を書き込むと同時に、CS電位およびVCOM電位を画素電位と同電位に設定し、当該同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができるため、システム全体の小型化および低コスト化を可能とした上で、電源ON時の画像の乱れを防止することができる。

[0041]

特に、表示リセットコントロールパルスPCIが低レベルから高レベルに遷移したタイミング、即ち表示リセット期間が終了したタイミングで、VCOM調整回路22の出力電位を当該VCOM調整回路22でのDCオフセット分に相当する電位に制御し、表示リセット期間に引き続いて所定の期間に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示を継続することで、VCOM調整回路22にコンデンサCが存在したとし

ても、当該コンデンサ C を瞬時に充電し、D C オフセットが付与された V C O M 電位を液 "晶セル 5 2 および保持容量 5 3 の対向電極側に印加することができるため、コンデンサ C の充電期間に起因する画像の乱れについても確実に防止できる。

[0042]

一方、電源OFF時においては、表示リセットコントロールパルスPCIが低レベルになることで、CSドライバ18がCS電位を所定の電位、例えば低レベルに設定し、Sig/CS出力切り替え回路164がCS電位を選択してデータ線55-1~55-nに出力する一方、VCOM調整回路22のスイッチSWがOFF状態となることで、実データに基づく画表示動作の状態から表示リセット動作の状態に移行する。

[0043]

この表示リセット動作において、スイッチSWがOFFすることで、VCOM調整回路22への電源供給が完全に遮断されるとともに、VCOM調整回路22の出力電位が可変抵抗VRを介してグランドレベルに引っ張られることになる。これにより、電源OFF時に例えば表示リセットコントロールパルスPCIのレベルが不安定な状態にあったとしても、その影響を受けることなくVCOM調整回路22の出力電位を確実にグランドレベルに維持することができる。

[0044]

すなわち、表示リセット動作により、垂直ドライバ17による垂直走査によって選択された行の各画素については、低レベルのCS電位が液晶セル52および保持容量53の画素電極側に印加される一方、保持容量53の対向電極側の電極にCS電位が、液晶セル52の対向電極にVCOM調整回路22の出力電位、即ちCS電位と同電位(グランドレベル)のVCOM電位がそれぞれ印加される。これにより、液晶セル52の両電極が同電位となるため、液晶セル52には電界が印加されず、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。その後に、電源VDD、VSS、VCCが最終的に遮断される。

[0045]

上述したように、液晶表示装置において、電源OFFに際して、先ず一定期間表示リセット動作を行って電源遮断前に数垂直期間(数フィールド期間)に亘ってノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行い、その後に電源を遮断することにより、電源OFF時に残像なしで画表示を消すことができる。

[0046]

次に、上記構成の本実施形態に係る液晶表示装置において、電源ON/OFF時の画像の 乱れを防止するために、表示リセット動作を行う際の制御方法について説明する。

[0047]

先ず、電源ON時の表示リセット動作について、図3のタイミングチャートを用いて説明する。電源ONに際して、先ず電源VSS(例えば、-3.3V)および電源VDD(例えば、6.0V)を投入し、次いで電源VCC(例えば、3.3V)を投入する。電源VCCが90%程度立ち上がってから一定期間T11が経過すると、水平同期パルスHsync、データイネーブルパルスDENB、マスタークロックMCK、垂直同期パルスVsync、表示データData、パネルロジックリセットパルスRESETおよび表示リセットコントロールパルスPCIがフレキシブルケーブル21を介して外部から入力され始める。

[0048]..

その後、一定期間T12が経過すると、パネルロジックリセットパルスRESETが低レベルから高レベルへ遷移する。これにより、ガラス基板11上におけるフリップフロップ等のロジック回路の初期状態が確定(初期化)する。このパネルロジックリセットパルスRESETの遷移タイミングから一定期間T13の間、表示リセットコントロールパルスPCIは低レベルの状態を継続する。

[0049]

この期間T13では、CSドライバ18がCS電位を所定の電位、例えば低レベルに設定

10

20

30

40

20

30

40

50

するとともに、電位制御回路20がVCOM電位を強制的に低レベルに制御する一方、S "ig/CS出力切り替え回路164がCS電位を選択してデータ線55-1~55-nに出力する。これにより、表示リセット動作が行われる。すなわち、CS電位(本例では、 0 V)が液晶セル52および保持容量53の画素電極側に印加されると同時に、対向電極側にはCS電位およびVCOM電位(共に0V)がそれぞれ印加される。このとき、液晶セル52の両電極が同電位となり、液晶セル52には電界が印加されないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。

[0050]

期間T13が経過し、表示リセットコントロールパルスPCIが低レベルから高レベルに遷移すると、その遷移タイミングから所定の期間(例えば、数垂直期間)T14では、Sig/CS出力切り替え回路164は引き続き、CSドライバ18から供給されるCS電位を選択してデータ線55−1~55−mに出力する。このとき、VCOM反転駆動の場合、データ線55−1~55−mには交流反転のCS電位が供給され、当該CS電位が液晶セル52および保持容量53の画素電極側に印加される。

[0051]

また、表示リセットコントロールパルスPCIの低レベルから高レベルへの遷移タイミングでは同時に、電位制御回路20によってVCOM調整回路22の出力電位が当該VCOM調整回路22でのDCオフセット分に相当する電位に制御される。この制御により、当該電位調整回路22のコンデンサCが充電の過渡期であっても、VCOM調整回路22の出力電位がコンデンサCの充電が完了したのと同じ電位状態になるため、液晶セル52および保持容量53の画素電極側に交流反転のCS電位が印加されるのと同時に、VCOMドライバ19から出力されるVCOM電位に対して所望のDCオフセットが付与された状態で液晶セル52の対向電極に印加される。

[0052]

このとき、CS電位とVCOM電位とがほぼ同振幅、同位相であることから、液晶セル52の両電極が同電位となり、液晶セル52には電界が印加されないため、表示リセットコントロールパルスPCIが低レベルの表示リセット期間に引き続いて、表示リセットコントロールパルスPCIの高レベルへの遷移タイミングから再び期間T14の間ノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。

[0053]

表示リセット動作による白表示(又は、黒表示)から、それに引き続いて行われる白表示(又は、黒表示)への移行は、実際の回路動作上では、垂直同期パルスVsyncに同期して行われることになる。そして、白表示(又は、黒表示)の期間T14が経過すると、Sig/CS出力切り替え回路164は、CS電位に代えて表示信号を選択してデータ線55-1~55-nに出力する。これにより、表示データDataに応じた実際の画表示が開始される。

[0054]

このように、液晶表示装置において、電源ONに際して、先ず電源を投入し、続いてパネル上の駆動回路の状態を初期化し、その後一定期間T13に亘って表示リセット動作によって白表示(または、黒表示)を行うことにより、電源ON時に画像の乱れなく画表示を開始することができる。特に、表示リセット期間T13に引き続いてCS電位を選択して画素電極側に与えるとともに、電位制御回路20によってVCOM調整回路22の出力電位を当該VCOM調整回路22でのDCオフセット分に相当する電位に制御し、白表示(または、黒表示)を行うことにより、VCOM調整回路22のコンデンサCの充電に時間がかかることに起因する画像の乱れについても確実に防止できる。

[0055]

続いて、電源OFF時の表示リセット動作について、図4のタイミングチャートを用いて 説明する。電源OFFに際して、先ず、表示リセットコントロールパルスPCIが低レベルになる。これにより、CSドライバ18がCS電位を低レベルに設定するとともに、Sig/CS出力切り替え回路164がCS電位を選択してデータ線55-1~55-nに 出力することで表示リセット動作が行われる。すなわち、電源ON時と同様の動作原理に "よる表示リセット動作により、数垂直期間に亘って白表示(または、黒表示)が行われる 。この実データの表示動作の状態から表示リセット動作の状態への移行は、実際の回路動 作上では、垂直同期パルスVsyncに同期して行われることになる。

[0056]

また、表示リセットコントロールパルスPCIが低レベルのときに同時に、ガラス基板11上のスイッチSWがOFF状態となる。これにより、VCOM調整回路22への電源供給が完全に遮断されるとともに、VCOM調整回路22の出力電位がグランドレベルに引っ張られるため、電源OFF時に例えば表示リセットコントロールパルスPCIのレベルが不安定な状態にあったとしも、VCOM調整回路22の出力電位を確実にグランドレベルに維持することができる。したがって、表示リセット動作によって確実に白表示(または、黒表示)を行うことができる。

[0057]

この表示リセット期間T21が経過すると、システムリセットパルスRSTが低レベルとなる。その後、期間T22が経過すると、電源VDD、VSSが遮断され、さらに期間T23が経過すると、水平同期パルスHsync、データイネーブルパルスDENB、マスタークロックMCK、垂直同期パルスVsync、表示データData、パネルロジックリセットパルスRESETおよび表示リセットコントロールパルスPCIが消滅する。その後、期間T24が経過すると、最終的に電源VCCが遮断される。

[0058]

このように、液晶表示装置において、電源OFFに際して、先ず一定期間表示リセット動作を行って電源遮断前に数垂直期間(数フィールド期間)に亘って白表示(または、黒表示)を行い、その後に電源を遮断することにより、電源OFF時に残像を発生させることなく、画表示を消すことができる。

[0059]

なお、本制御例においては、電源 O N / O F F 時の画像の乱れを防止する場合を例に挙げて説明したが、電源 O N / O F F 時の制御に限られるものではない。一例として、液晶表示装置が省電力化を目的としたスタンバイモードを持つ場合において、スタンバイモードに入るときは電源 O N 時と同様の制御を行い、スタンバイモードから復帰するときは電源 O F F 時と同様の制御を行うことにより、スタンバイモードに入るとき / 復帰するときの画像の乱れを防止することができる。

[0060]

なお、上記実施形態では、表示リセットコントロールパルスPCIが与えられたときに、Sig/CS出力切り替え回路164が表示信号に代えてCS電位を選択してデータ線55-1~55-nに出力するとしたが、VCOM電位もCS電位と同じ電位に設定されるため、VCOM電位を選択してデータ線55-1~55-nに出力する構成を採っても同様の作用効果を得ることができる。

[0061]

さらに、CS電位またはVCOM電位を選択する構成ではなく、所定の電位を選択する一方、CS電位およびVCOM電位を同電位に設定する構成を採ることも可能である。また、データ線55-1~55-nを通して画素に書き込む電位(画素電位)としては、OV(グランドレベル)に限られるものではなく、CS電位およびVCOM電位を画素電位と同電位に設定する条件を満足すれば、液晶セル52には電圧が印加されないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができる。ただし、画素電位をOVとした方が、データ線55-1~55-nを通して画素に書き込む際に電力を消費しなくて済むため、低消費電力化の観点からすると有利である。

[0062]

以上説明した液晶表示装置は、携帯電話機やPDAに代表される小型・軽量な携帯端末の 画面表示部として用いて好適なものである。

[0063]

20

10

30

図6は、本発明に係る携帯端末、例えばPDAの構成の概略を示す外観図である。"【0064】

本例に係るPDAは、例えば、装置本体61に対して蓋体62が開閉自在に設けられた折り畳み式の構成となっている。装置本体61の上面には、キーボードなどの各種のキーが配置されてなる操作部63が配置されている。一方、蓋体62には、画面表示部64が配置されている。この画面表示部64として、先述した実施形態に係る液晶表示装置が用いられる。

[0065]

当該実施形態に係る液晶表示装置は、先述したように、システム全体の小型化および低コスト化を可能とした上で、電源ON/OFF時の画像の乱れを防止することが可能であるため、当該液晶表示装置を画面表示部64として搭載することで、PDAの小型化に大きく寄与できるとともに、画面表示部64の電源ON/OFF時の画像の乱れを確実に防止できる。

[0066]

また、この種の P D A に代表される携帯端末には、省電力化を図るためにスタンバイモードが備えられているのが一般的である。このスタンバイモードに入るとき/復帰するときにも、先述したように、電源 O N / O F F 時と同様に表示リセット動作を行わせることで、スタンバイモードに入るとき/復帰するときの画像の乱れについても確実に防止することができる。

[0067]

なお、ここでは、PDAに適用した場合を例に採って説明したが、この適用例に限られるものではなく、本発明に係る液晶表示装置は、特に携帯電話機など小型・軽量の携帯端末全般に用いて好適なものである。

[0068]

【発明の効果】

以上説明したように、本発明によれば、表示部と同一の透明絶縁基板上に周辺の駆動回路を搭載したことにより、全駆動回路一体型の表示パネルを構成でき、外部に別の基板やIC、トランジスタ回路を設ける必要がないため、システム全体の小型化および低コスト化が可能になる。また、電源ON/OFF時は画素に所定の電位を書き込むと同時に、当該所定の電位と同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができるため、システム全体の小型化および低コスト化を可能とした上で、電源ON/OFF時の画像の乱れを防止することができる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係る液晶表示装置の構成例を示すブロック図である。

【図2】 画素の構成の一例を示す回路図である。

【図3】電源ON時の表示リセット動作の説明に供するタイミングチャートである。

【図4】電源〇FF時の表示リセット動作の説明に供するタイミングチャートである。

【図5】本発明に係るPDAの構成の概略を示す外観図である。

【図6】従来例に係る液晶表示装置の構成の一例を示すブロック図である。


【符号の説明】


11…ガラス基板、12…表示部、13…インターフェース(IF)回路、14…タイミングジェネレータ(TG)、16…水平ドライバ、17…垂直ドライバ、18…CSドライバ、19…VCOMドライバ、20…電位制御回路、22…VCOM調整回路、50…画素、51…TFT(画素トランジスタ)、52…液晶セル、53…保持容量、164…Sig/CS出力切り替え回路


20


10


30














フロントページの続き

(51) Int.Cl.7

F I --

テーマコード (参考)

G O 9 G 3/20 6 2 4 C G O 9 G 3/20 6 7 O D G O 9 G 3/20 6 8 O T

(72)発明者 仲島 義晴

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(72)発明者 後藤 尚志

東京都品川区北品川6丁目7番35号 ソニー株式会社内

Fターム(参考) 2H092 GA59 JA24 NA25 PA01 PA06 RA10

2H093 NA16 NA80 NC03 NC09 NC16 NC18 NC22 NC34 NC49 ND42

ND54 NEO1 NEO7 NGO1

5C006 AC25 AF46 AF67 BB16 BC11 BC20 BF42 FA34

5C080 AA10 BB05 DD30 FF11 JJ02 JJ03 JJ04 JJ06 KK07